◀ Prev · Parts · Full · Next ▶

• Speziell eng an den Core angebundene Speicherbereiche, sogenanntes englisch tightly-coupled memory, TCM, welche das nicht vorhersagbare Zugriffsverhalten von Caches vermeidet. In diesen Speicherbereichen können zeitkritische Routinen abgelegt werden, welche unabhängig von den Zuständen der Caches immer exakt das Gleiche zeitliche Ausführungsverhalten aufweisen.cite-ref-armtcm1-3-0[3]

• Eine zeitlich deterministische Interruptbehandlung.

• Eine erweiterte Ausnahmebehandlung direkt in Hardware und unabhängig von der Software.

• Einen erweiterten Speicherschutz in Form einer eigenen englisch memory protection unit, MPU.

• Eine mit Vorwärtsfehlerkorrektur (ECC) ausgestattete Speicherschnittstelle, welche Speicherfehler nicht nur erkennen, sondern in gewissen Umfang auch korrigieren kann.

• Einige Implementierungen sind auch als Dualcore mit der Fähigkeit zu Lockstep ausgeführt. Dabei wird der Dualcore nicht zur Steigerung der Rechenleistung in Summe verwendet, sondern das identische Programm wird von den beiden Cores parallel abgearbeitet und in Hardware die Ergebnisse auf Differenzen verglichen. So können hardwareseitige Ausfälle im integrierten Schaltkreis der CPU erkannt werden.

• Siehe auch

• Einzelnachweise

• Arm-Architektur

• Arm Cortex-A

• Arm Cortex-M

◀ Prev · Parts · Full · Next ▶